IBM 發表 0.7 奈米「Nanostack」晶片架構：密度是當前世代兩倍，5 年內量產

IBM 於 25 日宣布全球首款 0.7 奈米晶片技術，採用全新「Nanostack」三維奈米片堆疊架構，單晶片整合近千億顆電晶體，密度為 2 奈米世代的兩倍。IBM 預估最快 5 年內進入量產。
（前情提要：瑞銀、TD Cowen 同日上調 Arm 目標價到 475 鎂，理由是自研CPU未來營收）
（背景補充：估值25億美元！人形機器人 Digit 開發商借殼SPAC上市）

半導體產業有一道隱形的牆：電晶體越做越小，小到原子層級時，量子穿隧效應會開始讓電流「穿牆而過」，傳統平面縮小的路幾乎走到盡頭。業界稱這個瓶頸為「製程微縮終點」，但 IBM 在 VLSI 2026 研究大會上宣稱，它找到了繞過這道牆的新路徑。

電晶體不再縮小，而是往上疊

IBM 發表的「Nanostack」架構，全名是三維奈米片堆疊設計（three-dimensional, nanosheet-based design）。簡單來說就是，不再試圖把電晶體做得更扁更平，而是把多層電晶體像積木一樣垂直交錯疊起來，讓每一層都能獨立最佳化材料與效能。

這是對「奈米片」技術的根本性升級。奈米片技術本身就是 IBM 在前一世代發明的當前最先進架構，如今 Nanostack 在它之上再加一個維度。IBM 研究總監 Jay Gambetta 說：「我們不只是在做更小的電晶體，而是在重新發明晶片的建造方式。」

技術驗證面，IBM 透過三項關鍵測試確認 Nanostack 可行：超薄介電質鍵合的 CMOS 整合、雙通道工程示範，以及 CMOS 反相器的實際運作。後者尤其關鍵，反相器是數位邏輯電路最基本的運算單元，能跑起來代表這個架構在真實電路環境下具備可行性。

同場 VLSI 研究論文也顯示，Nanostack 架構讓 SRAM 面積縮減 40%。AI 推論時需要大量讀取模型權重，SRAM 越密，晶片處理 AI 工作負載的效率越高。面積縮 40% 代表同樣空間能放更多快取，或相同快取體積能省更多功耗。

數字背後的對比張力

理解這次發表的規模感，有幾組數字值得並排對照。

IBM 2021 年發表 2 奈米技術時，曾以「指甲蓋上 500 億顆電晶體」作為里程碑宣傳。這次 0.7 奈米世代把同樣面積的數字推到近千億，密度翻了將近一倍。但這裡的「奈米節點」在現代半導體語境中並非精確物理尺寸，而是技術世代的代稱。0.7 奈米不代表電晶體真的只有 0.7 奈米寬，而是相對前一代在密度、效能、能效三個維度都顯著躍進的一個世代標記。

效能維度：相較 IBM 2 奈米晶片，同功耗下效能提升最高 50%；或者反過來，相同效能下功耗降低最高 70%。對於需要長時間大規模運算的 AI 訓練叢集而言，70% 的能效差距直接轉換成電費與冷卻成本的大幅削減。

時程維度：IBM 表示「最快 5 年內」有望量產。這個措辭本身帶有相當的彈性，5 年是樂觀情境，實際量產取決於良率、供應鏈與客戶需求等諸多變數。IBM 同時宣布計畫建立全球首座純量子電腦晶圓代工廠「Anderon」，顯示其研發能量正在多條技術路徑上同步推進。